PENGERTIAN NEHALEM DAN PENJELASAN

Nehalem  adalah nama kode untuk mikroarsitektur prosesor Intel, penerus mikroarsitektur Core Prosesor pertama kali dirilis dengan arsitektur Nehalem itu. Desktop Core i7, yang dirilis pada bulan November 2008. Hal ini diikuti oleh beberapa prosesor Xeon dan oleh i3 dan I5.

Awal prosesor Nehalem menggunakan metode yang sama manufaktur 45 nm Penryn. Sebuah sistem bekerja dengan dua prosesor Nehalem ditunjukkan di Intel Developer Forum Fall 2007, dan sejumlah besar sistem Nehalem ditunjukkan di Computex pada bulan Juni 2008.

mikroarsitektur ini dinamai kota pesisir Oregon Nehalem  Awalnya. itu seharusnya evolusi terbaru dari mikroarsitektur NetBurst. Sejak meninggalkan NetBurst, codename telah didaur ulang dan mengacu pada proyek yang sama sekali berbeda, meskipun Nehalem masih memiliki beberapa hal yang sama dengan NetBurst. Nehalem berbasis mikroprosesor menggunakan kecepatan clock yang lebih tinggi dan lebih hemat energi dibandingkan mikroprosesor Penryn. Hyper-Threading adalah memperkenalkan kembali bersama dengan Cache L3 hilang dari mikroprosesor Core berbasis paling.

Komputer pertama yang menggunakan prosesor Nehalem berbasis Xeon adalah Apple Mac Pro workstation diumumkan pada tanggal 3 Maret 2009 Nehalem berbasis Xeon EX prosesor untuk server yang lebih besar itu. Awalnya diharapkan pada Q4 2009, Namun, mereka dibebaskan pada tahun 2010 April .

Mobile prosesor berbasis Nehalem diperkenalkan pada bulan September 2009.Contents
1 Teknologi
2 Kinerja dan memperbaiki daya
3 Kode nama
4 Varian
4.1 prosesor 45 nm
4.2 prosesor 32 nm
4.2.1 Westmere
5 Penerus
6 Referensi
7 Bacaan lebih lanjut
8 Pranala luar

Teknologi

Mikroarsitektur pelaksanaan quad-core

Berbagai sumber telah menyatakan spesifikasi prosesor dalam keluarga Nehalem:
Dua, empat, enam, delapan, sepuluh, atau dua belas core
731 juta transistor untuk varian quad core
45 nm proses manufaktur di rilis awal (dengan 32 varian nm berikutnya)
Integrated memory controller mendukung memori saluran dua atau tiga SDRAM DDR3 atau empat saluran FB-DIMM2
prosesor grafis Terpadu (IGP) yang terletak off-mati, tapi dalam paket CPU yang sama
Sebuah prosesor point-to-point baru interkoneksi, maka Intel QuickPath Interconnect, dalam model-model high-end, menggantikan warisan front side bus
Integrasi PCI Express dan Direct Media Interface ke prosesor pada model mid-range, menggantikan Northbridge
Simultan multithreading (SMT) dengan beberapa inti yang memungkinkan dua benang per inti. Intel menyebut hyper-threading. multithreading simultan tidak hadir pada prosesor Intel desktop konsumen sejak tahun 2006 dengan Pentium 4 dan Pentium XE. Intel memperkenalkan kembali SMT dengan mereka Atom Arsitektur.
Asli (monolitik, yaitu seluruh core prosesor pada single die) quad-dan oktal-core prosesor
Berikut cache:
32 KB instruksi L1 dan 32 KB L1 cache data per inti
256 KB cache L2 per core
4-12 MB cache L3 (2MB/Core) yang dimiliki oleh semua core
33% lebih dalam penerbangan mikro-operasi dari Conroe
Kedua tingkat cabang prediktor dan terjemahan kedua tingkat lookaside buffer
Modular blok komponen seperti core yang dapat ditambahkan dan dikurangi untuk berbagai segmen pasar
Kinerja dan memperbaiki daya

. Telah dilaporkan bahwa Nehalem memiliki fokus pada kinerja, yang rekening untuk ukuran inti meningkat Dibandingkan dengan Penryn, Nehalem memiliki:
1.1 × menjadi 1,25 × kinerja single-threaded atau 1,2 × untuk 2 × kinerja multithreaded pada tingkat daya yang sama
30% lebih rendah untuk penggunaan daya kinerja yang sama
Menurut preview dari AnandTech "mengharapkan keuntungan 20-30% dari keseluruhan Penryn dengan peningkatan 10% dalam penggunaan daya."
Per core, jam-untuk-jam, Nehalem memberikan peningkatan kinerja 15-20% dibandingkan dengan Penryn.

PC Watch menemukan bahwa Nehalem "Gainestown" prosesor memiliki 1,6 × kinerja integer SPECint_rate2006 dan 2,4 × kinerja SPECfp_rate_2006 floating-point dari 3,0 GHz Xeon X5365 prosesor "Clovertown" quad-core.

Sebuah 2,93 GHz Nehalem "Bloomfield" sistem telah digunakan untuk menjalankan benchmark 3DMark Vantage dan memberikan skor CPU dari 17.966 . The varians skor 2,66 GHz 16.294. Sebuah 2.4 GHz Core 2 Duo E6600 skor 4.300.

AnandTech menguji Intel QuickPath Interconnect (QPI ", 4,8 GT / versi) dan menemukan bandwidth copy menggunakan triple-channel DDR3 1066 MHz adalah 12,0 GB / s. Sebuah 3.0 GHz Core 2 Quad menggunakan sistem dual-channel DDR3 1066 MHz mencapai 6,9 GB / s.

Overclocking adalah mungkin dengan prosesor Bloomfield dan chipset X58. Prosesor Lynnfield menggunakan PCH menghilangkan kebutuhan untuk chipset Northbridge.

Prosesor Nehalem adalah yang pertama untuk menggabungkan instruksi SSE 4.2 SIMD, menambahkan 7 instruksi baru ke SSE 4.1 set yang tersedia dalam seri Core 2.

Arsitektur Nehalem juga secara signifikan mengurangi latensi operasi atom;. Pemotongan ke 50% dalam upaya untuk menghilangkan overhead atom

PERBEDAAN SISC DAN RISC

SISC

Penekanan pada

perangkat keras           

Termasuk instruksi

kompleks multi-clock   

Memori-ke-memori:

“LOAD” dan “STORE”

saling bekerjasama       

Ukuran kode kecil,

kecepatan rendah        

Transistor digunakan untuk

menyimpan instruksi2

kompleks        

RISC

Penekanan pada

perangkat lunak

Single-clock, hanya

sejumlah kecil instruksi

Register ke register:

“LOAD” dan “STORE”

adalah instruksi2 terpisah

Ukuran kode besar,

kecepatan (relatif) tinggi

Transistor banyak dipakai

untuk register memori

Pendekatan CISC

Tujuan utama dari arsitektur CISC adalah melaksanakan suatu perintah cukup dengan beberapa baris bahasa mesin sedikit mungkin. Hal ini bisa tercapai dengan cara membuat perangkat keras prosesor mampu memahami dan menjalankan beberapa rangkaian operasi. Untuk tujuan contoh kita kali ini, sebuah prosesor CISC sudah dilengkapi dengan sebuah instruksi khusus, yang kita beri nama MULT. Saat dijalankan, instruksi akan membaca dua nilai dan menyimpannya ke 2 register yag berbeda, melakukan perkalian operan di unit eksekusi dan kemudian mengambalikan lagi hasilnya ke register yang benar. Jadi instruksi-nya cukup satu saja…

MULT 2:3, 5:2

MULT dalam hal ini lebih dikenal sebagai “complex instruction”, atau instruksi yang kompleks. Bekerja secara langsung melalui memori komputer dan tidak memerlukan instruksi lain seperti fungsi baca maupun menyimpan.

Satu kelebihan dari sistem ini adalah kompailer hanya menerjemahkan instruksi-instruksi bahasa tingkat-tinggi ke dalam sebuah bahasa mesin. Karena panjang kode instruksi relatif pendek, hanya sedikit saja dari RAM yang digunakan untuk menyimpan instruksi-instruksi tersebut.

Pendekatan RISC

Prosesor RISC hanya menggunakan instruksi-instruksi sederhana yang bisa dieksekusi dalam satu siklus. Dengan demikian, instruksi ‘MULT’ sebagaimana dijelaskan sebelumnya dibagi menjadi tiga instruksi yang berbeda, yaitu “LOAD”, yang digunakan untuk memindahkan data dari memori ke dalam register, “PROD”, yang digunakan untuk melakukan operasi produk (perkalian) dua operan yang berada di dalam register (bukan yang ada di memori) dan “STORE”, yang digunakan untuk memindahkan data dari register kembali ke memori. Berikut ini adalah urutan instruksi yang harus dieksekusi agar yang terjadi sama dengan instruksi “MULT” pada prosesor RISC (dalam 4 baris bahasa mesin):

LOAD A, 2:3
LOAD B, 5:2
PROD A, B
STORE 2:3, A

Awalnya memang kelihatan gak efisien iya khan? Hal ini dikarenakan semakin banyak baris instruksi, semakin banyak lokasi RAM yang dibutuhkan untuk menyimpan instruksi-instruksi tersebut. Kompailer juga harus melakukan konversi dari bahasa tingkat tinggi ke bentuk kode instruksi 4 baris tersebut.CISC RISC

Bagaimanapun juga, strategi pada RISC memberikan beberapa kelebihan. Karena masing-masing instruksi hanya membuthukan satu siklus detak untuk eksekusi, maka seluruh program (yang sudah dijelaskan sebelumnya) dapat dikerjakan setara dengan kecepatan dari eksekusi instruksi “MULT”. Secara perangkat keras, prosesor RISC tidak terlalu banyak membutuhkan transistor dibandingkan dengan CISC, sehingga menyisakan ruangan untuk register-register serbaguna (general purpose registers). Selain itu, karena semua instruksi dikerjakan dalam waktu yang sama (yaitu satu detak), maka dimungkinkan untuk melakukan pipelining.

Memisahkan instruksi “LOAD” dan “STORE” sesungguhnya mengurangi kerja yang harus dilakukan oleh prosesor. Pada CISC, setelah instruksi “MULT” dieksekusi, prosesor akan secara otomatis menghapus isi register, jika ada operan yang dibutuhkan lagi untuk operasi berikutnya, maka prosesor harus menyimpan-ulang data tersebut dari memori ke register. Sedangkan pada RISC, operan tetap berada dalam register hingga ada data lain yang disimpan ke dalam register yang bersangkutan.